在常規(guī)半導(dǎo)體檢測(cè)中，有時(shí)還采用破壞性的方法(如測(cè)PN結(jié)深度、鍵合強(qiáng)度等)，較多的則屬非破壞性測(cè)試。但是即使采用非破壞性的檢測(cè)方法，一般也不在半導(dǎo)體器件和集成電路的半成品或在制品上進(jìn)行直接測(cè)量。

其原因是：(1)避免由于工藝檢測(cè)引進(jìn)損傷和沾污;(2)從半導(dǎo)體器件和集成電路的現(xiàn)成結(jié)構(gòu)上一般難以直接進(jìn)行所需的工藝半導(dǎo)體檢測(cè)項(xiàng)目。特別是當(dāng)集成電路的集成密度增加、圖形更加精細(xì)時(shí)，更難從測(cè)量集成電路芯片直接判斷工藝中存在的問(wèn)題。

因此，需要采用專門的測(cè)試樣片進(jìn)行測(cè)試。這些測(cè)試樣片有的用于檢驗(yàn)單項(xiàng)工藝步驟，有的則要經(jīng)受幾步連續(xù)工藝甚至完成全部工序之后才能進(jìn)行測(cè)試檢驗(yàn)。除了根據(jù)需要采用專門的測(cè)試樣片之外，在用于加工正式產(chǎn)品的晶片內(nèi)部，也在芯片圖形之間以適當(dāng)布局穿插一些包含各種測(cè)試結(jié)構(gòu)的測(cè)試芯片，或在每個(gè)正式芯片的邊角位置配置少量測(cè)試結(jié)構(gòu)。

這些半導(dǎo)體檢測(cè)的測(cè)試結(jié)構(gòu)都是和正式芯片一起經(jīng)歷著完全相同的工藝步驟。從這些測(cè)試結(jié)構(gòu)的測(cè)量中，可以較為可靠地了解到在同一晶片上所有芯片工藝控制的基本情況。